Dan PTO 892. Ha.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平8-186450

(43)公開日 平成8年(1996)7月16日


| (51) Int.Cl. ⁶ | | 識別記号 | 庁内整理番号 | FΙ | | | ; | 技術表 | 示箇所 |
|---------------------------|--------------|--------------------|---------------|----------|--|--------|----|-----|------|
| H03D | 7/00 | z D | | | | | | | |
| H 0 3 B H 0 3 F | 5/18 3/60 | D | 8321 – 5 J | | | | | | |
| | | | | 審查請求 | 未請求 | 請求項の数3 | FD | 全 | 6 頁) |
| (21)出願番号 | | 特願平6-339657 | | (71) 出願人 | 000002185 ソニー株式会社 | | | | |
| (22)出顧日 | | 平成6年(1994)12月30日 | | (72)発明者 | 東京都品川区北品川6丁目7番35号 川崎 研一 東京都品川区北品川6丁目7番35号 ソニ 一株式会社内 | | | | ソニ |

(54) 【発明の名称】 マイクロ波周波数変換回路

(57)【要約】

【目的】 モノリシック集積回路を備えたマイクロ波周 波数変換回路において、モノリシック集積回路の汎用性 と形状の小型化を保ちつつも回路全体としての小型化及 び部品点数の低減を図る。

【構成】 マイクロ波周波数変換回路31を構成する初段の増幅器50、局部発振器53の全部又は一部分、混合器54及び中間周波数増幅器55の全部又は一部分をモノリシック集積回路31のチップ中に形成し、また該チップにフィルター51と接続するための入出力端子33、34を設ける共にこれら入出力端子が互いにモノシリック集積回路31のチップの同一辺に来ないように配置する。上記増幅器50はHEMTのモノリシック集積回路技術によりモノリシック集積回路31のチップ内に取り組む。また、モノリシック集積回路31を多層基板30のモノリシック集積回路31が配設される層以外の層を利用して形成する。



【特許請求の範囲】

【請求項1】 外部からのマイクロ波帯の信号を増幅す る増幅器と、

この増幅器から出力される信号のなかの所望の周波数帯 の信号を通過させるフィルターと、

局部発振器と、

前記フィルターを通過した信号と前記局部発振器から出 力される局部発振信号とを混合して中間周波信号を取り 出す混合器と、

この混合器から取り出された中間周波信号を増幅する中 間周波数増幅器と、を有するマイクロ波周波数変換回路 において、

前記増幅器と前記局部発振回路の全部又は一部分と前記 混合器と前記中間周波数増幅器の全部又は一部分をモノ リシック集積回路としてチップ中に形成し、

該チップは、前記フィルターと接続するための入出力端 子を有すると共にこれら入出力端子を互いにチップの同 一辺に来ないように配設したことを特徴とするマイクロ 波周波数変換回路。

【請求項2】 前記モノリシック集積回路のチップを多 層基板上に配設する一方、前記フィルターを前記チップ が配設される前記多層基板の同一層以外の層を利用して 形成することを特徴とする請求項1記載のマイクロ波周 波数変換回路。

【請求項3】 前記増幅器は、HEMTのモノリシック 集積回路技術により前記モノリシック集積回路のチップ 内に形成されたことを特徴とする請求項1乃至請求項2 のいずれに記載のマイクロ波周波数変換回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、衛星放送受信用コンバ ーター等のマイクロ波の送受信を行なう送受信装置に用 いて好適なマイクロ波周波数変換回路に関する。

[0002]

【従来の技術】図6は従来のモノリシック集積回路を用 いた一般的な衛星放送受信用コンバーターのマイクロ波 周波数変換回路の構成を示すブロック図である。この図 において、信号入力端子1に供給されたマイクロ波帯の 信号が低雑音増幅器2により所定のレベルまで増幅さ れ、その後、イメージ周波数抑圧用フィルター(以下フ 40 ィルター)4に供給される。そして、フィルター4を通 過した信号はモノシリック集積回路10の信号入力端子 11に供給される。このモノシリック集積回路10は信 号入力端子11と、この信号入力端子11に供給された 信号を所定のレベルまで増幅する増幅器 12と、この増 幅器12から出力される信号と局部発振器13から出力 される局部発振信号とを混合して中間周波数を取り出す 混合器14と、この混合器14からの中間周波数を増幅 する中間周波増幅器15と、この中間周波数増幅器15

振端子17とから構成される。また、このモノシリック 集積回路10はチップ化されている。

【0003】局部発振端子17にはマイクロストリップ ライン20の一端が接続されており、そのマイクロスト リップライン20の一端は終端抵抗21を介して接地さ れている。また、マイクロストリップライン20に近接 して誘電体共振器22が配置されている。これらマイク ロストリップライン20、終端抵抗21および誘電体共 振器22はモノシリック集積回路10の局部発振器13 の一部分を構成し、局部発振器13の発振を安定して行 なわせるためのものである。なお、モノシリック集積回 路10には図示せぬ回路へ電力を供給する電源端子と数 本の接地端子を有している。また、上記低雑音増幅器2 にはガリウムヒ素 (GaAs) のFETよりも雑音指数の低 いHEMT (High Electron Mobility Transistor)が使 用されており、モノリシック集積回路10の外に配置さ れている。また、上記各種回路は損失の少ない両面基板 例えばテフロン両面基板上に組み込まれている。

[0004]

【発明が解決しようとする課題】ところで、上述した従 来のマイクロ波周波数変換回路にあっては、次のような 問題点があった。

(イ)フィルター4の損失を補うためにこれの前段に低 雑音増幅器2を設ける必要があり、このためマイクロ波 周波数変換回路自体の小型化が困難であった。

(ロ)これに対して、小型化を実現するためにモノリシ ック集積回路10の中に低雑音増幅器2と特定のフィル ターを組み込むことが考えられるが、このようにした場 合には以下のような問題が生ずる。

30 **①**. モノリシック集積回路 1 0 の使用周波数が特定のフ ィルターで決まってしまうので、モノリシック集積回路 10の汎用性が著しく劣化してしまう。

②面積の大きいフィルター4をモノリシック集積回路1 0の中に構成した場合にチップ面積が大きくなってしま い、チップ自体の小型化が阻害される。

【0005】そこで本発明は、モノリシック集積回路の 汎用性と形状の小型化を保ちつつも、回路全体としての 小型化及び部品点数の低減を図ることができるマイクロ 波周波数変換回路を提供することを目的としている。

[0006]

【課題を解決するための手段】上記目的達成のため、請 求項1記載の発明によるマイクロ波周波数変換回路は、 外部からのマイクロ波帯の信号を増幅する増幅器と、こ の増幅器から出力される信号のなかの所望の周波数帯の 信号を通過させるフィルターと、局部発振回路と、前記 フィルターを通過した信号と前記局部発振器から出力さ れる局部発振信号とを混合して中間周波信号を取り出す 混合器と、この混合器から取り出された中間周波信号を 増幅する中間周波数増幅器と、を有するマイクロ波周波 からの出力を取り出す為の信号出力端子16と、局部発 50 数変換回路において、前記増幅器と前記局部発振器の全

部又は一部分と前記混合器と前記中間周波数増幅器の全部又は一部分をモノリシック集積回路としてチップ中に形成し、該チップは、前記フィルターと接続するための入出力端子を有すると共にこれら入出力端子を互いにチップの同一辺に来ないように配設したことを特徴とする

【0007】また、好ましい態様として例えば請求項2記載の発明のように、前記モノリシック集積回路のチップを多層基板上に配設する一方、前記フィルターを前記チップが配設される前記多層基板の同一層以外の層を利用して形成するようにしても良い。例えば請求項3記載の発明のように、前記増幅器をHEMTのモノリシック集積回路技術により前記モノリシック集積回路のチップ内に形成するようにしても良い。

[0008]

【作用】本発明では、マイクロ波周波数変換回路を構成する増幅器、局部発振器の全部又は一部分をモノリシック集積回路としてのチップ中に形成し、さらにこのチップにフィルター(イメージ周波数抑圧用フィルター)と接続す 20 るための入出力端子を設ける共に、これら入出力端子が互いにチップの同一辺に来ないように配置する。この場合、上記増幅器はHEMTのモノリシック集積回路技術によりチップ内に形成される。したがって、フィルターへの入出力端子間のアイソレーションが確保されることから、モノリシック集積回路の使用できる周波数に幅を持たせることができる。また増幅器をチップ内に形成することにより部品点数を減らすことができる。

【0009】また、本発明では、モノリシック集積回路のチップを多層基板上に配設すると共に上記フィルター 30をその多層基板のチップを配設する層以外の層を利用して形成する。したがって、フィルターを多層基板内に形成することで、実質上部品としてのフィルターを削減することができるので、マイクロ波周波数変換回路自体の小型化が図れる。

[0010]

【実施例】以下、図面を参照して本発明の一実施例について説明する。

A.マイクロ波周波数変換回路の構成

図1は本発明に係るマイクロ波周波数変換回路の一実施 40 例の外観構成を示す斜視図である。また、図2は同実施 例のマイクロ波周波数変換回路の構成を示すブロック図 である。図1において、30は6層の多層基板であり、図面上側より基板30a、30b、30c、30d、30e、30fで構成される。これら基板30a~30f としては例えばテフロン両面基板等の損失の少ない両面 基板が好適である。31はモノリシック集積回路のチップ、32はモノリシック集積回路31内に形成された低 雑音増幅器50(図2参照)の入力端に接続される信号入力端子、33はイメージ周波数抑圧用フィルター51 50

4

(以下フィルター、図2参照)の入力側に接続される出力端子、34はフィルター51の出力側に接続される入力端子であり、この入力端子34を介してフィルター51を通過した信号がモノリシック集積回路31に入力される。

【0011】ここで、図3はモノリシック集積回路31 のチップのフィルター51への入力端子33と出力端子 34の配置例を示す図である。この図において、(a) はチップの対辺に配置した例であり、(b)はチップの 隣合う辺に配置した例である。これらの図に示すように 入力端子33と出力端子34は互いにモノリシック集積 回路31のチップの異なる辺に配置されている。このよ うに入力端子33と出力端子34を離すことによってこ れらの間のアイソレーションをとることができる。因み に図4は同じ辺に配置した例であるが、この場合は見て 明らかなように入力端子33と出力端子34は容易に結 合してしまうことからアイソレーションがとれに難いと いう欠点がある。一方、フィルター51は多層基板30 のモノリシック集積回路31が配設された層以外の層に 形成されている。この図では、基板30bと30cとの 間と、基板30cと30dとの間と、基板30dと30 eとの間に電極が配設されている。

【0012】次に図2において、35は周波数変換後の中間周波信号を取り出すための信号出力端子である。36は局部発振端子であり、この局部発振端子36に誘電体共振器56との間のマイクロストリップライン57の一端が接続される。37はモノリシック集積回路31に電源を供給するための電源端子である。38は上記信号入力端子32とボンディングワイヤーBWを介して接続される入力線路であり、外部からマイクロ波帯の信号が供給される。39は上記電源端子37とボンディングワイヤーBWを介して接続されるバイアス線路であり、外部よりバイアスが供給される。40は上記信号出力端子35とボンディングワイヤーBWを介して接続される出力線路であり、中間周波信号が出力される。

【0013】50は低雑音増幅器であり、図示のようにカスケード接続された2段増幅器から構成される。ここで、図5は低雑音増幅器50の総合の雑音指数を示す図であり、この図に示す式からフィルター51以降の雑音指数の影響が問題なくなるような低雑音増幅器50のゲイン及び雑音指数の値を求めることができる。この低雑音増幅器50はHEMT (High Electron Mobility Transistor)のモノリシック集積回路技術によりモノリシック集積回路31のチップ内に形成されている。図2に戻り、52は増幅器、53は局部発振器、56は局発周波数を安定させるための外付けの誘電体共振器、58は終端抵抗である。

【0014】B. マイクロ波周波数変換回路の動作 図2において、信号入力端子32に供給されたマイクロ 波帯の信号は低雑音増幅器50により増幅されて出力端 子33からフィルター51に供給される。このフィルタ ー51を通過した信号は入力端子34を介してモノリシ ック集積回路31に入り、増幅器52に供給される。そ して、増幅器52にて増幅された後混合器54に供給さ れ、局部発振器53から出力された局部発振信号と混合 されて中間周波数へ周波数変換される。中間周波信号は 中間周波増幅器55に供給され、増幅された後に信号出 力端子35から外部へ出力される。

【0015】このようにこの実施例では、モノリシック 集積回路31の入出力端子33、34の端子間のアイソ 10 レーションを確保するためにこれらをモノリシック集積 回路31のチップの同一辺には来ないように配置する。 これにより入出力端子33、34をチップの同一辺に設 けた場合と較べて、モノリシック集積回路31とフィル ター入出力を結ぶ端子間のアイソレーションを確保する ことが可能になる。また、HEMTのモノリシック集積 回路技術によりフィルター51の前段に配置する初段の 低雑音増幅器50をモノリシック集積回路31のチップ 内に形成する。これにより、低雑音増幅器50を基板上 に構成する必要がなくなり、部品点数の低減になる。ま 20 た、フィルター51を、モノリシック集積回路31が配 設された多層基板30の同一層以外の層を利用して形成 する。これにより、マイクロ波周波数変換回路自体の小 型化が図れ、さらにフィルタ51を多層基板30内に形 成することで実質上部品点数の低減になる。

【0016】なお、本発明は上記実施例に限定されるも のではなく、例えば次のような種々の変形例が考えられ

(イ)フィルター51をモノリシック集積回路31のチ ップを配設した基板30aの面の裏面に配置するように 30 しても良い。これにより、フィルター51とモノリシッ ク集積回路31との距離が短くなるので、これらの間の 容量を小さくすることができる。

(ロ)汎用性を失わない範囲でフィルター51の一部を モノリシック集積回路31に組み込むようにしても良 い。これにより、さらにマイクロ波周波数変換回路自体 の小型化が図れる。

【0017】(ハ)混合器54の前段に設けた増幅器2 を省いても良い。

- (二)二偏波入力に対応するように、低雑音増幅器50 の初段をそれぞれの偏波用にモノリシック集積回路31 中に2系統設けても良い。
- (ホ)局部発振器53の周波数安定化を誘電体共振器5 6以外のもの、例えば水晶発振器を逓倍して動作させる 発振器を設けても良い。
- (へ) 実施例ではモノリシック集積回路31のチップを 多層基板30に直にマウントしてワイヤーボンディング しているが、チップをパッケージに収納してそれを基板 上にマウントするようにしても良い。。
- (ト)実施例では入出力線路がモノリシック集積回路3 50 50 低雑音増幅器

1の載っている基板面と同一平面にあるが、スルーホー

[0018]

【発明の効果】本発明によれば、次のような効果が得ら れる。

ルにより基板裏面にもってくるようにしても良い。

- (イ)フィルターの前の低雑音増幅器をモノリシック集 **積回路に形成するようにしたので、従来と比較して部品** 点数の削減が図れる。
- (ロ)イメージ周波数抑圧用フィルターの全部または一 部を、例えば多層基板の内層を利用して構成することに より、モノリシック集積回路の入出力端子と、イメージ 周波数抑圧用フィルターの入出力端子との接続配置を自 由に構成することができ、かつ多層基板内に適宜接地層 を設けることにより、フィルター自身の入出力端子間の アイソレーションを確保することができる。

【0019】(ハ)モノリシック集積回路の下面の多層 基板の厚さ方向の層を利用して、従来、一般に用いられ るマイクロストリップライン型フィルターに較べて小型 のイメージ周波数抑圧用フィルターを構成することがで きる。

(ニ)フィルターへの入出力端子をチップの同一の辺に 無いようにすることにより、入出力端子を同一の辺に設 けたチップに較べて、モノリシック集積回路とフィルタ 一入出力を結ぶ端子間のアイソレーションを確保するこ とができる。

【図面の簡単な説明】

【図1】本発明に係るマイクロ波周波数変換回路の一実 施例の外観構成を示す斜視図である。

【図2】同実施例のマイクロ波周波数変換回路の構成を 示すブロック図である。

【図3】同実施例のマイクロ波周波数変換回路のモノリ シック集積回路におけるフィルターへの入出力端子の配 置例を示す図である。

【図4】モノリシック集積回路における同じ辺へフィル ターへの入出力端子を配置した例を示す図である。

【図5】上記実施例のマイクロ波周波数変換回路のモノ リシック集積回路の増幅器をカスケード接続したときの 総合雑音指数の計算式を示す図である。

【図6】従来のマイクロ波周波数変換回路の構成を示す ブロック図である。

【符号の説明】

- 30 多層基板
- 31 モノリシック集積回路
- 32 信号入力端子
- 33 出力端子
- 34 入力端子
- 35 信号出力端子
- 36 局部発振端子
- 37 電源端子

7

51 イメージ周波数抑圧用フィルター

52 増幅器

54 混合器

55 中間周波数増幅器

53 局部発振器


56 誘電体共振器

57 マイクロストリップライン


8

5.8 終端抵抗


【図1】




【図2】



【図4】




【図3】




チップの対辺にフィルターへの入出力端子を設けた場合 フィルターへの入出力端子以外の端子は図では省略してある

【図5】




増幅器をカスケード接続した時の雑音指数



チップのとなりあう辺にフィルターへの入出力端子を設けた場合 フィルターへの入出力端子以外の端子は図では省略してある

【図6】



PAT-NO:

JP408186450A

DOCUMENT-IDENTIFIER:

JP 08186450 A

TITLE:

MICROWAVE FREQUENCY CONVERTING CIRCUIT

PUBN-DATE:

July 16, 1996

INVENTOR-INFORMATION:

NAME

KAWASAKI, KENICHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

N/A

SONY CORP

APPL-NO:

JP06339657

APPL-DATE:

December 30, 1994

INT-CL (IPC): H03D007/00, H03B005/18, H03F003/60

ABSTRACT:

PURPOSE: To miniaturize the entire circuit and to reduce the number of parts

while keeping the versatility and miniaturized form of a monolithic integrated

circuit concerning the microwave frequency converting circuit equipped with the

monolithic integrated circuit.

CONSTITUTION: The entire part of one part of an amplifier and a local

oscillator on the first stage consisting of a microwave frequency converting

circuit 31 and the entire part or one part of a mixer and an intermediate

frequency amplifier are formed in the chip of a monolithic integrated circuit

31. Besides, input/output terminals 33 and 34 for connection with a filter 51

are provided in this chip, and these input/output terminals 33 and 34

arranged so as not to come onto the same side of the chip of the monolithic

integrated circuit 31 each other. The amplifier is integrated into the chip of

the monolithic integrated circuit 31 by the monolithic integrated circuit

technique of HEMT. Besides, the monolithic integrated circuit 31 is formed on

a multi-layer substrate 30 and the filter 51 is formed by utilizing the layers

of that multi-layer substrate 30 excepting for the layer to arrange the

monolithic integrated circuit 31.

COPYRIGHT: (C) 1996, JPO

1/8/05, EAST Version: 2.0.1.4